M E N Previous Doc

Next Doc

Go to Doc#

First Hit

Generate Collection

L3: Entry 4 of 4

File: JPAB

Mar 5, 1986

PUB-NO: JP361045338A

DOCUMENT-IDENTIFIER: JP 61045338 A TITLE: MICROCOMPUTER LSI FOR EVALUATION

PUBN-DATE: March 5, 1986

INVENTOR-INFORMATION:

NAME COUNTRY

KUWABARA, KAZUYOSHI

ASSIGNEE-INFORMATION:

NAME COUNTRY

NEC CORP

APPL-NO: JP59167470

APPL-DATE: August 10, 1984

INT-CL (IPC): G06F 11/22; G06F 15/06

ABSTRACT:

PURPOSE: To attain an emulating action without providing any complicated external circuit by comparing the address of a  $\underline{\text{memory}}$  area which performs access actions with a specific  $\underline{\text{memory}}$  address and applying the processing corresponding to the result of comparison to an access signal.

CONSTITUTION: A boundary address between an emulating area of a memory and an external memory area is held by a holding register 11 for boundary address by a memory instruction. A comparator 17 compares the boundary address with an address on an address bus 18 within an ever chip. When the address on the bus 18 is larger than the boundary address, the comparator 17 delivers a control signal of a high level to a multiplexer 16. The multiplexer 16 processes the read or read access signal and delivers it to the memory.

COPYRIGHT: (C) 1986, JPO&Japio

Previous Doc Next Doc Go to Doc#

# ⑫ 公 開 特 許 公 報 (A)

昭61-45338

識別記号

庁内整理番号

❷公開 昭和61年(1986)3月5日

G 06 F 11/22 15/06 7368-5B 7343-5B

審査請求 未請求 発明の数 1 (全4頁)

9発明の名称

評価用マイクロコンピユータLSI

②特 願 昭59-167470

②出 願 昭59(1984)8月10日

砂発 明 者

桒原 一悦

東京都港区芝5丁目33番1号 日本電気株式会社内

⑪出 顋 人 日本電気株式会社

東京都港区芝5丁目33番1号

20代理人 弁理士内原 晋

明 和 哲

1. 発明の名称

評価用マイクロコンピユータ LSI

2.特許請求の範囲

互いに速度の異なるアクセス信号を必要とする 複数のメモリ領域を有するメモリにアクセスする 評価用マイクロコンピュータLSIにおいて、

アクセス信号を発生する発生手段と、

特定のメモリアドレスを保持する保持手段と、 アクセスを行なうメモリ領域のアドレスを前記 の特定のメモリアドレスと比較する比較手段と、

旅比較手段による比較結果に対応した加工を前 記アクセス信号に施す加工手段とを備えたことを 特徴とする評価用マイクロコンピュータLSI。

3.発明の詳細な説明

(技術分野)

本発明は評価用マイクロコンピユータL B I (以下、エパチップとする)に関する。

〔従来技術〕

従来、シングルチップマイクロコンピユータL

これらのマイクロコンピュータをエミユレートーするには、マイクロコンピュータの内部メモリに相当するエミユレートメモリ領域と外部メモリ領域とを備えたメモリを用い、エバテツブがこのメモリのエミユレートメモリ領域あるいは外部メモリのははアクセスする時に出力する各アクセス信号の速度にそれぞれ合わせる必ずるとなってクセス信号の速度にそれぞれ合わせる必

嬰がある。ところが従来のエバチップはアクセス するメモリの各メモリ領域の境界アドレスを自由 に設定することができなかつたので、一つのエバ チップでそれぞれ容量の異なる内部メモリを持つ ファミリ内の各マイクロコンピユータをエミユレ ートするためには、外る図のプロツク図に示すよ うにエパチップ1の外部にマルチプレクサ2、ラ ツチ回路 3. デコード回路 4 等を散けてエパチツ ブ1から出力されるアクセス信号をメモリ5のメ モリ領域にしたがつて変換していた。

次に狙る図に示した従来のエミユレータシステ ムの動作を説明する。

エパチツブ1から出力されたアドレスはラツチ 回路るでラッチされ、さらにこのアドレスはデコ ード回路4でデコードされ、エミユレートメモリ 領域か外部メモリ領域かの判定が行なわれて、デ コード回路4はそれぞれの判定に対応する側御信 号 Soi をマルチプレクサ2へ出力する。そしてエ ミユレートメモリ鎖銭であれば、マルチプレクサ 2はエバチップ1から出力された書込みアクセス

数のメモリ領域を有するメモリにアクセスする評 価用マイクロコンピュータLSIにおいて、

アクセス信号を発生する発生手段と、特定のメ モリアドレスを保持する保持手段と、アクセスを 行なうメモリ領域のアドレスを前配特定のメモリ アドレスと比較する比較手段と、該比較手段によ る比較結果に対応した加工を前記アクセス個号に 施す加工手段とを備えたことを特徴とする。

## 

以下、図面を参照しながら本発明の実施例を説 明する。

メモリアクセス邸のプロック図である。

境界アドレス保持用レジスタ11は不図示のメ モリのエミユレートメモリ飢壊と外部メモリ領域 との境界アドレスを保持するレジスタで、この境 界アドレスはメモリから外部データパス12。デ ータ入出力ポート1.3 およびエバチップ内データ パス14を通して境界アドレス保持用レジスタ11 に敬込まれる。メモリアクセス信号生成回路15

信号 Soz あるいは鋭出しアクセス併号 Soz を加工 してノモリ5に出力し、メモリ5のエミコレート メモリ領域のデータの書込みあるいは読出しが行 なわれる。また、アドレスが外部メモリ領域であ れば、マルチブレクサ2は街込みアクセス信号802 あるいは読出しアクセス信号 Sea をそのままメモ リ5に出力し、メモリ5の外部メモリ領域のデー タの耐込みあるいは読出しが行なわれる。

このように従来のエパチップでファミリ内の各 マイクロコンピユータをエミユレートしようとす ると、エパチップ外部に複雑な回路を要するとい う欠点を有していた。

#### 〔発明の目的〕

本発明の目的は、外部に複雑な回路を設けるこ となく、ファミリ内の各マイクロコンピユータを エミユレートすることができるエバチップを提供 することにある。

#### 〔発明の構成〕

本発明の評価用マイクロコンピュータLSIは、 互いに速度の異なるアクセス借号を必要とする復

は常に一定の速度の読出しアクセス信号Siあるい は普込みアクセス但号 Saをマルチプレクサ16 に出力するとともに比較回路 1.7 を慰動する 駆動 借号 8. を出力する。比較回路 1.7 はエバチップ 内アドレスパス18上にあるアドレスと境界アド レス保持用レジスタ11が保持する境界アドレス との大小を比較し、境界アドレスの方が大きけれ はローレベルの、小さければハイレベルの制御倡 号 Ba をマルチプレクサ16に出力する。マルチ ブレクサ16は制御信号 8. がハイレベルのとき には、腕出しアクセス借号 8. あるいは 哲込みア しアクセス信号 Sa. メモリ用 B 込みアクセス 信号 Se としてメモリへ出力し、制御信号 Sa がローレ ベルのときには、銃出しアクセス信号 8. あるい は昔込みアクセス信号 8. をそのままぞれぞれょ モリ用跳出しアクセス借号 8。。 メモリ用省込み アクセス信号 S. としてメモリへ出力する。アド レス出力ポート19はチップ内アドレスパス18 を通して入力されたアドレスを外部アドレスパス

20に出力しメモリへ伝える。

次に、本実施例の動作を説明する。

まず、メモリのエミコレートメモリ領域と外部メモリ領域との境界アドレスをメモリのインスタ11に保持させる。ここでは境界アドレスより大いに保持させる。ここでは境界アドレスにエミコレートメモリ領域が、小るものアドレスに外部メモリアクセス信号生成回路15から出力された鬼勁信号 5。により比較回路17は境界アドレスとエバチンプ内アドレスバス18上のアドレスとの大小を比較する。

比較の結果、エバチップ内アドレスバス18上のアドレスが境界アドレスより大きい場合には、エミュレートメモリ領域にアクセスすることが判定され、比較回路17はハイレベルの制御信号84をマルチプレクサ16に出力し、マルチプレクサ16は読出しアクセス信号 81 あるいは 音込みアクセス信号 81 を加工してそれぞれメモリ用 続出しアクセス信号 81 、メモリ用 群込みアクセス信号

ようにエパチツブ21外に複雑な回路を散成する ことなく、エパチツブ21とメモリ22をアドレ ス/データパス23で後続するだけでエミユレー ションを行なうことができる。

#### (発明の効果)

以上説明したように本発明によれば、メモリの倒域に対応した逃旋のアクセス信号をエパチツブから直接出力することができ、またメモリの領域を自由に設定できるので、外部に複雑な回路を設けることなくエパチツブーつでファミリ内の各マイクロコンピュータのエミユレーションを行なうことができる。

### 4.図面の簡単な説明

第1 図は本発明の一実施例に係るエパチップ内のメモリアクセス部のブロック図、第2 図は第1 図のエパチップを用いたエミユレートシステムの模式図、第3 図は従来例に係るエパチップを用いたエミユレートシステムのブロック図である。

11… 境界アドレス保持用レジスタ

12… 外部データバス

8. としてメモリへ出力する。そしてメモリのエミ コレートメモリ領域のデータの統出しあるいは事で 込みが行なわれる。

エバチツブ内アドレスバス18上のアドレスが 境界アドレスより小さい場合には、外部メモリ領 域にアクセスすることが判定され、比較回路17 はローレベルの制御信号 S. をマルチブレクサ16 に出力し、マルチブレクサ16は統出しアクセス 信号 S. あるいは普込みアクセス信号 S. をそのまま まそれぞれメモリ用読出しアクセス信号 S. メ モリ用番込みアクセス信号 S. としてメモリの 力する。そしてメモリの外部メモリ領域のデータ の統出しあるいは書込みが行なわれる。

第2図は本実施例のエバチップを用いたエミュ レートシステムの模式図である。

本実施例のエバチップ21はアクセスするメモリ22の領域に対応したメモリ用統出しアクセス借号 S。 あるいはメモリ用書込みアクセス信号 S。 を出力するので、これらの借号は直接メモリ22に入力することが可能となる。従つて、従来例の

13… データ入出力ポート

14… エパチツブ内データパス

15 … メモリアクセス借号生成回路

16… マルチブレクサ

17… 比较回路

18… エバチツブ内アドレスバス

19… アドレス出力ポート

20 … 外部アドレスパス

21 … エバチツブ

22 ... メモリ

23 … アドレス/データバス

8. … 読出しアクセス個号

8. … 遊込みアクセス信号

S. · · · 以助信号


S4 ··· 制御信号

S. … メモリ用銃出しアクセス信号

8. … メモリ用格込みアクセス信号。

特許出願人 日本電気株式会社

代 選 人 弁理士 内 原 晉



第1図

